数字时钟设计实验报告 数字时钟设计
生活知识
2023-11-05 04:20:04
导读 大家好，我是小典，我来为大家解答以上问题。数字时钟设计实验报告，数字时钟设计，很多人还不知道，现在让我们一起来看看吧！1、分和秒的
大家好，我是小典，我来为大家解答以上问题。数字时钟设计实验报告，数字时钟设计，很多人还不知道，现在让我们一起来看看吧！
1、分和秒的计数器都用74LS160 60进制，时用74LS16012进制，这两种进制只是清零的时候不一样而已，前者是吧分和秒的十位位置0110中的11也就是QB QC牵出来经过NAND给CLEAR。
2、后者是牵出小时十位的QA(0001中的1)和个位的QB（0010中的1）。
3、计数器输出端接七段译码器74LS48D，输出后接显示器，显示器可用数码管（与74LS160匹配的是共阴极的）。
4、秒脉冲用32768晶振经过14级分频(cd4060)加74LS74，秒脉冲提供给秒个位的CLK。
5、 校正电路用单刀双掷开关连接原有的计数器的CLK与校时信号(自己加的信号)。
本文到此讲解完毕了，希望对大家有帮助。
免责声明：本文由用户上传，如有侵权请联系删除！